0 引言

　　功耗對于集成電路的進一步發展起著至關重要的作用，尤其對于集成電路更加精密化的設計來說，如果功耗問題難以解決，那么對于更精密更微小的集成電路的研制是個非常大的阻礙。因此，對集成電路的功耗估計和降低電路功耗問題已經在各個領域中得以開展。本文在介紹了集成電路的功率損耗研究背景下，首先對低功耗技術的應用進行了詮釋，進而介紹了集成電路總功耗的估計方法，最后介紹了在集成電路上進行低功耗設計的方法。

　　1 低功耗技術綜述

　　系統中的功率損耗大多是由于集成電路的的工作時的功率損耗，它主要包括集成電路的供電電壓，工作頻率，電路性能，外部環境，接口技術等。

　　系統的功率效率取決于軟、硬件設計決策與應用系統工作性能的匹配程度。低功耗機制并不只是針對電池供電設備的設計約束條件，它也是許多高性能有線系統的一個主要考慮因素。在嵌入式設計中使用的處理器的功耗可能只占系統總功耗預算的較小一部分，但你對系統和軟件體系結構的抉擇可能會對總的處理性能、功率消耗和電磁干擾（EMI）性能產生重大影響。對電池供電的系統而言，較低的總功耗可能意味著你的設計得益于更長的電池壽命，亦即能使你選用較小的電池來減少系統的體積、重量和成本。對一些系統來說，通過降低功率的損耗可以減少系統對散熱的過度依賴，這種系統通常自身不會發出很多的熱量。這種系統不僅放出的熱量少而且發出的噪音也會很少，這是由于這些系統對風扇散熱的需求較少，因此其風扇的功率相對較小，從而使得不會發生大風扇造成過度噪音的狀況。這些系統在功率達到最高點的時候功率損耗小，能夠承受高功率對器件承受力的影響，從而增強系統的性能。

　　集成電路的功耗可以分為靜態功耗和動態功耗。靜態功耗是指在集成電路不工作時發生的功率損耗，盡管電路在靜止狀態下產生功率損耗較小，但是由于系統中電路數量龐大因此不容忽視。尤其對于長時間處于不工作狀態的系統中，其靜態功耗的積累變得不可忽視。靜態功耗的原因是三極管 PN 結反向偏置產生的漏電流，在 PN 結上產生功率的損耗。雖然漏電流很小，但是由于集成電路中大量的反向偏置產生的漏電流的累積，有可能造成器件的發熱。降低漏電流大小的方法是完善器件的工藝處理以及降低器件的供電電壓，例如現在大多數器件都采用 3.3V以取代傳統 5V 供電電壓。這些漏電流廣泛存在于系統的核心芯片以及外圍電路中，對核心芯片的主要影響是造成芯片的過度發熱，可能造成工作狀態的錯誤，對外圍電路的功率損耗則會造成系統整體上的功率損耗，造成能源的浪費。動態功耗指的是電路在工作過程中產生的信號的變化引起，動態功耗與系統的供電電壓，頻率等有關。在長時間處于運行中的系統中動態功耗占主要部分，靜態功耗可以忽略，動態功耗可以用 P=CFU 來進行粗略的計算，這其中 C 是開關電容，F 為開關頻率，U 是電源電壓。動態電容在系統中是由系統自身所影響，主要由系統的生產工藝水平造成的，當系統硬件部分已經成型后，基本不可能發生根本性的變化。而電源電壓對動態功耗的影響較大，隨著電源電壓的提升，動態功耗呈現出直線型的提高。并且隨著系統開關頻率的提高，在單位時間內工作次數的增加也會造成系統動態功耗的提高。

　　2 集成電路功耗估計

　　集成電路功耗估計可以用下式表示 ：

（ 3-1）

　　其中，P 為集成電路總功率的損耗，C 是系統的節點電容， 為集成電路系統的供電電壓，f 為系統的工作頻率，是系統狀態切換的參數，即單位周期內系統狀態變化的平均次數， 為每次轉換過程中瞬間發生短路時電流中含有電荷的數量， 為系統開關管的漏電電流。

　　在公式 (3-1) 中， 代表電路的工作狀態發生變化時產生的功率損耗，也就是節點電容在狀態變化時對電流中電荷的充放電造成的功率消耗的大小，尤其在工作狀態變化頻繁的工作電路中，這種由于工作狀態變化產生的功率損耗占了主要的部分 ； 指的是系統發生短路時產生的功率損耗，這是由于系統發生短時的二極管或者三極管 PN 結瞬間導通產生的損耗，盡管這部分損耗發生的時間很短暫，但是由于短路電流很大，因此此損耗也不可忽視。 指的是系統泄漏電流造成的損耗，也就是系統的靜態損耗，在系統工藝水平基本固定的前提下，考慮降低系統的供電電壓，尤其在長時間處在靜態狀態下的系統中，這種靜態損耗不可忽視。由上面的分析我們可以知道，若是想降低集成電路的動態損耗，一方面可以通過降低節點電容和系統供電電壓的大小、并且在不需要特別精密的計算的前提下降低系統的工作頻率，另一方面可以通過降低系統節點的閾值，從而在靜止狀態下降低系統的靜態損耗，尤其是系統泄漏電流無法很好預測和控制的前提下。通過對這些參數進行改善，可以有效地控制集成電路的功率損耗，因此低功耗集成電路的設計的根本目的是對這些參數進行有效的設計。

　　3 集成電路低功耗設計的策略

　　集成電路低功耗的設計是一個綜合性的問題，需要將系統分成多個層次，大的方面分為軟件和硬件層，在硬件層又可以分為多個層次，進而在系統各個層次中通過使用不同的策略降低損耗，并且各個層之間通過配合從整體上降低系統的功率損耗，從而達到提升系統性能的特點。

　　下面介紹一些基本的低功耗設計的方式 ：

　　(1) 盡可能的降低系統芯片或者電路的面積和性能，通過系統指令的并行運行以及模糊控制從而在軟件上對性能做出彌補，從而降低由于面積過大造成的系統功率損耗 ；

　　(2) 在系統時鐘上，關閉不使用的模塊時鐘，這些不參與系統正常運行的模塊的時鐘應該在系統初始化的時候盡可能的關閉 ；

　　(3) 由于可編程邏輯電路在功率損耗上要遠遠大于系統中專用的模塊電路，因此盡可能的使用專用的電路進行功能的實現 ；

　　(4) 對軟件算法進行優化，尤其對循環較多的算法進行優化可以降低對系統硬件的依賴 ；

　　(5) 開發新的集成電路產品工藝，從根本上解決由于工藝設計上的缺陷導致的電路的損耗過大。

　　在系統的工藝級別上，我們通過降低集成電路的體積，不僅能夠對使用者來說有著更好的體驗，更為系統的功耗降低加大了可能，但是這對系統實現其本來的功能提出了更高的要求。對系統集成度的增加使得系統中芯片數量減少或者數量降低，從而達到降低功耗的目的。與此同時，系統集成度的提高使得系統中線路損耗降低，進一步減少了總功耗。上述兩個方法是在系統集成度提高的前提下進行的。然而對于系統的供電電壓的降低仍然能夠有效地降低系統功耗，然而這種降低系統工作電壓的方式需要進一步研制出體積更小的電平轉換電路。除了系統工作電壓外，二極管閾值電壓的改進也是一個新的目標。到現在，大多數集成電路的閾值電壓都設定在 0.7V 至 1.0V 之間，這種高閾值的電源造成了開啟功率損耗的增加。在 5V 的工作場合中，這種高閾值電壓可以降低漏電流的消耗，從而降低靜態功耗，而且在抗噪聲干擾上有著獨特的優勢。然而在 3.3V 以及更低電壓的工作場合中，0.7V 顯然已經造成了過多的功率損耗，并且在抗噪聲干擾方面已經超過了限制，目前對降低二極管閾值電壓的研究已經有許多研究成果。

　　4 結論

　　本文針對集成電路低功耗進行了全面的分析，通過對功率損耗的產生以及功率損耗對集成電路的危害，提出了集成電路功率損耗的估算方式，并且給出了估算的公式，可以通過最快的速度對集成電路功耗進行估算。文章的最后提出了集成電路降低功耗的措施，給出了降低功耗的目標和方向。