由于與頻率提高相關的功耗/散熱問題日益突出，指令級并行架構(ILP)及存儲能力已近極限，硅芯片已難以支撐處理器性能的大幅度提升。在單芯片上集成多個核，每個核同時處理多條線程而非不斷提高處理器時鐘速度，已是業界共識。TI認為，通過改進無線網絡控制器(RNC)的分組處理功能，是滿足無線網絡數據及語音流量大幅增長以及應用多樣性需求的可行之道。

　　基站控制器(RNC)直接影響到移動用戶的通話和使用效果，為此，TI 采用多核DSP替代以往由通用處理器和RISC執行的功能，開發出一套可進行高效分組處理的低成本方案TMS320TCI6486，從而在不額外增加RNC的情況下實現網絡優化。TI高密度與核心基礎局端DSP產品全球業務總經理John Smrstik表示，基站控制器的核心有兩個要素：一是高性能的數據處理能力，二是非常低的功耗。與業界其它高端處理器相比，TI的多核處理器兼顧了高性能和低功耗。

　　高性能并行能力、內存大小以及功耗是處理器的一個瓶頸。對未來基站控制器以數據包為主處理的特點，多核處理器比超性能的單核在功耗方面，一個3G的單核會達到8W之多，但一個3G多核處理器僅有4W。在RNC處理數據的過程中，針對分組處理的網絡優化要求，TI多核DSP可針對高性能的包至包分組處理進行優化，數據包被固定地以精簡及時的方式發送出去，從而提高無線系統的總體效率。

　　TI的6核3GHz器件TMS320TCI6486擁有極佳的性能功耗比，可通過并行處理來實現性能可擴展性，并允許多個內核在單芯片上處理多條線程。同時TCI6486還可通過器件共享硬件隊列來提升分組驅動的處理性能。Smrstik透露，TI新一代DSP功效是前代產品的2-3倍，在內存方面也有3倍的增加，另外在接口的帶寬方面也有大幅的提高。

　　操作系統對多核DSP應用是個關鍵因素，除TI提供的實時操作系統在資源、內存實施實時管理外，TI眾多的第三方合作伙伴也在應用層面上設計開發出相關軟件以方便用戶針對多核DSP的應用。 Smrstik認為，DSP+MCU方案更適用于對成本比較敏感的消費電子產品，而在高性能處理能力的實現上多核DSP最為可行。通過大量智能化的設計盡可能去除額外消耗功耗設計、采用90納米工藝的TCI6486只有4瓦的功耗。