引言

　　相變存儲器（PC2RAM）是一種新型半導體存儲器，在研發下一代高性能不揮發存儲技術的激烈競爭中，PC2RAM在讀寫速度、讀寫次數、數據保持時間、單元面積、功耗等方面的諸多優勢顯示了極大的競爭力，得到了較快的發展。相變存儲器是利用加工到納米尺寸的相變材料在晶態與非晶態時不同的電阻狀態來實現數據存儲。讀、寫操作是通過施加電壓或電流脈沖信號在相變存儲單元上進行的。相變存儲單元對驅動電路產生的驅動電壓或電流十分敏感，因此，設計一個性能優良的驅動電路成為實現芯片功能的關鍵。本文介紹了一種新型的、結構簡單的相變存儲器驅動電路設計，該電路采用電流驅動方式，主要包括基準電壓電路、偏置電流電路、電流鏡電路及控制電路。

　　1　電路設計與分析

　　1.1　相變存儲器芯片

　　圖1為相變存儲器內部結構框圖，主要包括相變存儲單元陣列（1r1tarray）、地址解碼器（rowdec和columndec）、讀寫驅動電路（drv8）、驅動控制電路（drvcon）和讀出放大電路（sa8）。

　　相變存儲單元陣列包括字線、位線和處在字線與位線的交叉區的相變存儲單元，每一個存儲單元包括一條字線、一個選通管及一個相變電阻，并且每一個相變電阻均可在非晶態與晶態之間進行編程；地址解碼器解碼輸入行地址，以選擇每個存儲單元的字線，位選擇電路根據輸入的列地址，選擇一條位線；驅動電路生成將所選存儲單元編程為非晶態或晶態的寫電流，以及讀出被編程后的存儲單元狀態的讀電流；驅動控制電路由控制邏輯與脈沖信號發生器組成，用于產生一定脈沖寬度的讀/寫脈沖，其中，寫過程包括寫“0”、寫“1”兩種情況（Set和Reset），對應相變單元在晶態（低阻）及非晶態（高阻）之間的轉換。

　　1.2　驅動電路

　　本文所設計的相變存儲器驅動電路主要結構如圖2所示。首先，由帶隙基準電壓電路bgn生成高精度的基準電壓Vref，接著，該基準電壓通過一級偏置電流產生電路偏置產生高精度的偏置電流Ibias，偏置電流輸出給后級用于最終驅動的電路drv。drv由兩級電流鏡電路組成，每一級有三個電流鏡結構，可分別用于產生大小不同的Read、Set、Reset電流，drvcon用于控制產生所需的電流脈沖。

　　1.2.1　基準電壓

　　基準電壓電路如圖3所示，主要由控制電路、核心電路、提高電源抑制比（PSRR）電路及啟動電路組成。該電路最終可產生高精度的基準電壓輸出，在溫度為-10～120℃時，具有613×10-6/℃的溫度系數，在電源電壓為310～316V變化時基準輸出隨電源電壓變化僅為010101%/V，PSRR為69dB。

　　各種工藝偏差均較小，相對TT模型的最大偏差為01002311，是一種低溫度系數，高電源抑制比的帶隙基準電壓源。圖4和圖5分別給出該帶隙基準電壓的溫度特性曲線及電源抑制特性曲線。

　　1.2.2　偏置電流

　　偏置電流產生電路如圖6所示，其實現方法主要是通過差分運放的負反饋及電流鏡的映射實現，通過前級電壓輸出給AMP一端，經負反饋電路得到AMP另一端輸出電壓等于Vref，該電壓加在高精度電阻R上，得到一高精度的電流，經電流鏡電路映射最終得到兩路電流輸出IOUT1《1:11》，IOUT2《1:11》，其中，IOUT1用于后級驅動的電流鏡電路所需的偏置，IOUT2則用于讀出放大時所需的偏置。該兩路電流均為高精度的。圖7和8為電流的輸出特性曲線。

　　1.2.3　電流鏡

　　驅動電流的產生主要是根據電流鏡的映射實現的，基本原理如圖9所示。具體實施時，采用了兩級電流鏡結構，第一級為由NMOS管形成的電流鏡，第二級為由PMOS管形成的電流鏡。由基準電流源電路產生的基準電流，通過兩級映射后產生的電流最終耦合至位線，加到相變單元上。該兩級電流鏡電路，最終產生用于Set、Reset和Read的大小不同的驅動電流，且在第一級電流鏡電路與第二級電流鏡電路間加入控制開關SWITCH1、SWITCH2和SWITCH3，這些控制開關的打開與關閉由驅動控制電路部分發出的脈沖信號進行控制，使加到相變單元上的脈沖信號具有一定脈寬與脈高，實現Set、Reset和Read操作。

　　進行寫操作時，以Reset為例，需要施加一個短而強的電壓或電流脈沖，電能轉變成熱能，使相變材料的溫度升高到熔化溫度以上，經快速冷卻，可以使多晶的長程有序遭到破壞，從而實現由多晶向非晶的轉化，低阻變為高阻。首先通過解碼電路輸出的高電平將選通管NT打開，隨后通過驅動控制電路將SWITCH1打開，而SWITCH2和SWITCH3此時則處于關閉狀態，這樣，由PMOS管P0和P1形成的電流鏡，產生一定大小的并且一定倍數于基準電流IOUT1的電流I1。同樣的，由NMOS管N1和N4形成的電流鏡將I1再次鏡像得到所需的Reset電流I1’，I1’通過打開的傳輸門TG及打開的選通管NT施加到相變單元中的相變材料上，從而使相變材料發生相變，SWTICH1的時序決定了所施加的Reset電流脈沖的寬度，要求是一個較短的脈沖，比較典型的數值一般小于50nm。

　　Set時，需要施加一個長且強度中等的電壓或電流脈沖，相變材料的溫度升高到結晶溫度以上、熔化溫度以下，并保持一定的時間（一般大于50ns），使相變材料由非晶轉化為多晶，高阻變為低阻。具體實施時，SWITCH1和SWITCH3關閉，SWITCH2打開，通過由PMOS管P0、P2和NMOS管N2、N5形成的兩級電流鏡產生所需的Set電流I2’，施加到相變單元中的相變材料上，使相變材料發生由非晶態到晶態的轉換，SWITCH2的時序決定了所施加的Set電流脈沖寬度。要求是一個稍長的脈沖，比較典型的數值一般大于100nm。

　　Read操作時，開關SWITCH4打開，傳輸門TG打開，電流鏡中SWITCH1、SWITCH2關閉，SWITCH3打開，通過PMOS管P0、P3和NMOS管N3、N6形成的兩級電流鏡產生讀電流I3’，施加到相變單元GST上，該讀電流是足夠小的，產生的熱能保證相變材料的溫度始終低于結晶溫度，材料不發生相變。讀出的實質是讀出相變單元上的電壓情況，由其電壓看電阻情況。該電壓由端口SOUT輸出，與某一參考電壓經過靈敏放大器被比較放大讀出，晶態與非晶態時的讀出電壓是可以嚴格區分開的。圖10為讀出放大電路示意圖。圖11為最終加到相變單元上的電流脈沖信號，具體脈寬可通過脈沖信號發生器進行調節。

　　考慮如圖12所示的電流鏡，該結構采用共源共柵的改進結構，可得到更精確的驅動電流，并且將選通管源端接地（不同于圖10中的情況：選通管的襯偏效應限制了能流過相變單元的最大電流，故其尺寸需要設計的較大些），圖12中選通管的襯偏效應得以消除，可僅用較小的選通管尺寸得到相同的效果，這種結構將在1Mb容量的PC2RAM芯片中得以運用。

　　2　結論

　　本文介紹了相變存儲器芯片驅動電路的設計與實現方法。仿真表明，基準電壓、偏置電流具有良好的精度，整個16KbPCRAM芯片采用SMIC0118μmCMOS工藝實現，測試進一步驗證了仿真結果，表明該驅動電路具有良好的驅動能力。